AMD、半導体をレゴブロック化、コアを合体させると新CPUが誕生する画期的方式
■ このスレッドは過去ログ倉庫に格納されています
AMDは、7nmプロセスのZEN 2世代のCPU「Rome(ローム)」に、マルチダイのモジュラー設計を採用した。
CPUをI/OダイとCPUダイに分割。
CPUダイを先端の7nmプロセスで製造する一方、I/Oダイは成熟した14nmプロセスで製造する。
64コアのRome CPUは、1個のI/Oダイと、8CPUコアを搭載した8個のCPUダイで構成される「MCM(Multi-Chip Module)」となっている。
AMDは、CPUパッケージ内のモジュラー化されたダイを「チップレット(Chiplet)」と呼んでいる。
https://pc.watch.impress.co.jp/docs/column/kaigai/1156455.html 従来にないマルチダイアーキテクチャのRomeだが、じつは、こうしたダイ分割の方向性自体は、
ある程度予想されていた。AMDだけでなく、Intelも似たような構想を示しており、今後の先端
プロセスのCPUでは、決して異例の構成ではなくなる可能性がある。
それは、10nm以降のプロセスの特殊性にある。
7nmプロセス世代で顕著なのは、コスト上昇だ。最先端プロセス技術は、露光プロセスが
複雑になっているため、プロセス済みウェハのコストは大幅に上昇している。下はAMDが
「2018 Symposia on VLSI Technology and Circuits」のチュートリアルで示したコスト比較のスライドだ。
https://pc.watch.impress.co.jp/img/pcw/docs/1156/455/03_l.jpg
歩留まりを加味したコストを比較すると16/14nmプロセスノードに対して、7nmノードは
2倍近いコストに膨れ上がっていることがわかる。45nmプロセス当時と比較すると4倍のコストだ。
言い換えれば、16/14nmプロセスと同じダイサイズのチップの製造でも、7nmでは2倍のコストが
かかるということだ。
これは、よく言われる「ムーアの法則」の鈍化と結びついている。ムーアの法則は、2年ごとに
チップに載せられるトランジスタ数が2倍になる、というものだが、実際には経済則の側面が強い。
ウェハあたりのコストはほとんど変わらず、トランジスタ数が倍になることで、トランジスタあたりの
コストが半減する。言い換えれば、プロセスの微細化によって、2倍の機能を同じコストで手に
入れることができる。
ところが、7nm世代では、コストが急上昇することで、ムーアの法則の経済則が崩れてしまっている。
ここに問題がある。 マジですげえことになってるな
Intelあかんやろ >>8
東芝が倒産するまえ、3次元半導体ができか毛
で、韓国のスパイとかもう魑魅魍魎にやられた
けっきょく、アメリカかドイツ人に盗まれる 昔、intel、AMDもスロット型のCPUがあって、演算コアとキッシュコアを別々に乗っていた
そして今のようなCPUになったんだけど、AMDはスロットじゃなくて今のソケットスペースに別々にコアを分ける話
コストが高い、サーバー用なら話が分かるがとガセネタと思っていたが、不良品が多くなるからそれよりは安く出来るお話、、なの? ダイ間の配線はどうするんかな?
ボンディングだとコストかかりそう。 >>18
ワニの人「来い大魔王バーン、カイザーフェニックスで来い!」 >>15
コアの品質によって売るモデル変えて歩留まり減らしてる
8コアで作ったけど、8コア用としては品質が微妙なものは6コア版として売るみたいな いまだに電子ブロックの部品の役割りがわからん
書いてある通りに並べて終わってたわ AMDのそれは、8コアから6コア4コアと作るけど、
8コアから4コアに減らしても現実は8コアが搭載されており、
消費電力は半分にならない不思議さ 8コアのRyzen売るために、6コアも4コアも12コアも16コアもそれ以上
性能比で安くない現実。Zen2、Zen3でとか言っているが性能あがって安くなるのは初代だけ レゴでこんなことができるようになるのか( ´・ω・`)
https://youtu.be/7fNHPTYMU74 ロームっていう面白いIC出してるメーカーあったな。 でもそれソケット統一できないじゃん。
またスロットになったら嫌だぞ。 We see our future in this LSI 結局コストが高くなりそうだけどなあ
最新プロセスだと外部とやり取りできるほどの出力とか耐圧が取れないのかしら そのうちCPUソケットが4分割されて1個ずつ差せるようになるんだよ >>41
全部を1つの巨大ダイに収めるよりも安くなるらしい 互いのチップが電磁相互作用して
電子レンジその物ですから、
加熱で壊れそうだね。
其れとも核分裂物質プルトニウム化した
チップとも見える。 >>40
ブレークスルーは核分裂の中性子と光子に
情報を乗せて、
このゲートからあのゲートに確実に渡す事がミクロ制御して初めて出来るそのとき! スリッパには4個入ってるだろ
そのうち2個はメモリI/Oが丸々無駄になってる >>41
外部I/Oは電流かせぐために一定の面積が必要
高速に動かさないなら一個前のプロセスで十分
耐圧や保護回路でも実績のあるの使いたいかもね 世界の半導体産業は1桁nmの世界に踏み込んでるんやな
日本の最先端は15nmくらい? >>15
ダイは小さいほど歩留まり高くて低コストになる
Zen2は80mm2とかでクソ小さいから9割以上8コアの完動品になる
1個辺りも数十ドル程度で作れる
単純に作るだけならRomeは500ドル程度だろうな ■ このスレッドは過去ログ倉庫に格納されています